

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06021323 A

(43) Date of publication of application: 28 . 01 . 94

(51) Int. CI

H01L 23/62

(21) Application number: 04172774

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 30 . 06 . 92

(72) Inventor:

NAGATOMO AKIHIRO YOSHIDA HIROSHI NISHIYAMA MASAKI OSHIMA SEIICHI


# (54) SEMICONDUCTOR POWER MODULE

### (57) Abstract:

PURPOSE: To suppress generation of a surge voltage on a power source line of an electric power control semiconductor element.

CONSTITUTION: A power module is composed of a plate-type conductor at a power source terminal PS(NP), and two power source terminals PS(P), PS(N), which transmit a positive power source potential and a negative source potential respectively, are provided in mutually contacted condition with an insulating sheet INS 1 composed of insulating resin between these two terminals. The thickness of the insulating sheet INS 1 is 0.5mm-1.5mm, for example. Therefore, inductance of a power source line leading to the power source terminal PS(N) is suppressed to low level. As a result, surge voltage generated between the power source terminal PS(P) and the PS(N) can be suppressed.

COPYRIGHT: (C)1994,JPO&Japio



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

庁内整理番号

# (11)特許出顧公開番号

# 特開平6-21323

(43)公開日 平成6年(1994)1月28日

(51) Int.Cl.<sup>5</sup>

識別記号

FΙ

技術表示箇所

H01L 23/62

H01L 23/56

Α

# 審査請求 未請求 請求項の数3(全21頁)

(21)出願番号

特願平4-172774

(22)出願日

平成4年(1992)6月30日

(71)出題人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 長友 昭宏

福岡市西区今宿東一丁目1番1号 三菱電

機株式会社福岡製作所内

(72)発明者 吉田 博

福岡市西区今宿東一丁目1番1号 福菱セ

ミコンエンジニアリング株式会社内

(72)発明者 西山 正起

福岡市西区今宿東一丁目1番1号 福菱セ

ミコンエンジニアリング株式会社内

(74)代理人 介理士 高田 守

最終頁に続く


### (54) 【発明の名称】 半導体パワーモジュール

## (57)【要約】

【目的】 電力制御半導体素子の電源ライン上でのサージ電圧の発生を抑制する。

【構成】 電源端子PS (NP) において、板状の導体で構成され、正及び負の電源電位をそれぞれ伝達する2つの電源端了PS (P)、PS (N)が、絶縁体の合成樹脂等で構成される絶縁シートINS1を間に挟んで、互いに密着して設けられている。絶縁シートINS1の厚さは、例えば0.5mm~1.5mmである。

【効果】 電源端子PS(P)から電力制御半導体素子を経て、電源端子PS(N)へ至る電源ラインのインダクタンスが低く抑えられるので、電源端子PS(P)、PS(N)相互の間に発生するサージ電圧が抑制される。



1

# 【特許請求の範囲】

【請求項1】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体素子と、
- (b) 回路基板と、

#### を備え、

#### 前配回路基板が、

(b-1) 板状の絶縁体を有する基板本体と、

(b-2)前記基板本体の主面の1に、その主要部が互いに隣接して設けられ、前記電力制御半導体案子へそれぞれ第1及び第2の電源電位を伝達する第1及び第2の記録パターンと、

#### を備え、

(c) 前記第1及び第2の配線パターンにそれぞれ接続される第1及び第2の電源端子であって、前記第1及び第2の配線パターンをそれぞれ流れる電源電流の方向が互いに実質的に反平行となるように、互いに近接して設けられる第1及び第2の電源端子、

を更に備える半導体パワーモジュール。

【請求項2】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体素子と、
- (b) 前記電力制御半導体素子へ第1及び第2の電源電位を伝達する電源端子と、

#### を備え、

#### 前記電源端子が、

(b-1) 実質的に板状の絶縁体を有する絶縁シートと、

(b-2) 前記第1及び第2の電源電位をそれぞれ伝達 し、前記絶縁シートの第1及び第2の主面に沿ってそれ ぞれ取り付けられ、実質的に板状の第1及び第2の導電 体と、

を備える半導体パワーモジュール。

【請求項3】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体素子と、
- (b) 回路基板と、

#### を備え、

## 前記回路基板が、

(b-1) 板状の絶縁体を有する基板本体と、

(b-2)前記基板本体の主面に平行で互いに異なる第 1及び第2の面の中において、互いにその主要部同士が 対向する領域にそれぞれ形成され、前記電力制御半導体 40 素子へそれぞれ第1及び第2の電源電位を伝達する、第 1及び第2の配線パターンと、

## を備え、

(c) 前記第1及び第2の配線パターンにそれぞれ接続される第1及び第2の電源端子であって、前記第1及び第2の配線パターンをそれぞれ流れる電源電流の方向が互いに実質的に反平行となるように、互いに近接して設けられる第1及び第2の電源端子、

を更に備える半導体パワーモジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体パワーモジュールに関するもので、特にサージ電圧の発生を抑制する ための改良に関する。

[0002]

【従来の技術】半導体パワーモジュールは、電力制御用の能動的な半導体素子を用いて電力を制御する回路を備える装置である。半導体パワーモジュールには、前記回路を主回路として当該主回路との間で信号を交換することにより、当該主回路の動作を制御する能動的な半導体素子を備える制御回路を更に備えたものも実用化されている。これらの半導体パワーモジュールは、モータ等の動作を制御するインパータ等に主として応用されている。

【0003】図14は従来の半導体パワーモジュールに おける回路部分の平面図である。この装置において定格 出力電力は約0.5kW、電力を反復的に遮断及び接続す る周波数は約5kHz である。この装置の回路では、納録 性の回路基板本体SB1~SB3の上面に、導電性の配 線パターンP(P)、P(N)、P(U)、P(V)、 P(W)、P(G1)~P(G6)が形成されている。 電力制御半導体素子である絶縁ゲート型パイポーラトラ ンジスタ素子(IGBT索子) Ta1~Ta3、及びT b1~Tb3が、配線パターンP(P)の上面に設けら れ、IGBT未子Ta4~Ta6の各1、及びIGBT 素子Tb4~Tb6の各1が、配線パターンP (U) 、 P(V)、及びP(W)の上面にそれぞれ設けられてい る。回路基板本体SB1~SB3の上面にそれぞれ形成 される、配線パターンP(P)はジャンパーJ1、J2 により電気的に互いに接続され、配線パターンP (N) も同様にJ3、J4により接続されている。配線パター ンの中に斜線を施して描かれる部分は、配線パターンに 接続される端子を表現している。多数の導体ワイヤwに よって、IGBT素子と配線パターンの間、及び配線パ ターン同士が適宜、重気的に接続されている。

【0004】配線パターンP(P)、P(N)はIGBT素子にそれぞれ正及び負の電源電位を伝達するとともに電源電流を供給する配線パターンである。配線パターンP(U)、P(V)、及びP(W)はそれぞれ3相の出力電流の各1が流れる配線パターンである。配線パターンP(G1)~P(G6)はIGBT素子のゲート電圧を伝達する配線パターンである。配線パターンP(P)、P(N)にそれぞれ接続されている電源端子PS(P)、PS(N)に、外部電源(図示しない)を接続することにより、電源電位及び電源電流がIGBT素子へ供給される。

【0005】配線パターンP(P)及びP(N)は、互 いに回路基板本体SB1~SB3上の両端付近に配置さ れ、これらの配線パターンP(P)及びP(N)の間に 50 は、配線パターンP(U)などの他の配線パターン、及

びIGBT案子などが配置されている。また電源端子P S(P)、PS(N)も互いに確隔して、回路基板本体 SB1~SB3の両端近傍に取り付けられている。

[0006]

【発明が解決しようとする課題】半導体パワーモジュー ルにおいては、その電力損失の低減、並びにモータなど の電力制御対象の高速応答性及びその動作溶度の向上等 のために、電力を反復的に遮断および接続する周波数が より高いもの、例えば周波弦が約10㎞ ないしそれ以 上のものが要求されている。 更に、産業用の大型モータ 10 等の駆動に使用できる、より大きな電力、例えば約1kg ないしそれ以上の電力を制御し得る半導体パワーモジュ ールが求められている。

【0007】ところで上述の電源電流はIGBT案子の 効作に伴って断熄的に流れる。 それに伴って、 電源端子 PS(P)から配線パターンP(P)、IGBT發子、 配線パターンP (N) を挺て電源増子PS (N) へ至る **電源電流の経路に寄生的に発生しているインダクタンス** のために、この係路においてサージ電圧が発生する。反 復的に遮断及び接였される電源電流値又はその周波数を 20 高くする場合には、これらに比例して高いサージ電圧が 発生する。過度に高いサージ電圧は、電気的雄音の原因 となって装置の回路の関助作を引き起こし、更には回路 に設けられる回路寮子を破壞に至らしめる。

【0008】上述の従来の装置における電源電流の経路 は、相当の大きさの寄生的なインダクタンスを有してお り、このため従来の装置の棉成を基礎として、勁作速度 が高く電流容量の高い国力制御用半導体案子を使用し、 回路基板の配線の電流容量を高くする等の単なる設計変 **更を行うだけでは、サージ電圧による回路の譲**功作ある いは破壊が避けられず、上述の大電力かつ高周波数の半 草体パワーモジュールを构成することはできない。

【0009】この発明は、上述の問題点を解消するため に行われたものであり、サージ属圧による回路の誤励作 及び破壕がなく、髙周波姭で大電力を制御し得る、半導 体パワーモジュールを提供することを目的とする。

### [0010]

【課題を解決するための手段】この発明にかかる韻求項 1に配成の半導体パワーモジュールは、(a) 負力を制 御する匈力制御半草体衆子と、(b)回路基板と、を備 40 え、前記回路基板が、(b-1)板状の絶線体を有する 基板本体と、(b-2)前記基板本体の主面の1に、そ の主要部が互いに隣接して設けられ、前記領力制御半以 体素子へそれぞれ第1及び第2の電源電位を伝達する第 1 及び第2の配線パターンと、を備え、(c)前配第1 及び第2の配線パターンにそれぞれ接続される第1及び 第2の電源端子であって、前配第1及び第2の配線パタ ーンをそれぞれ流れる電源電流の方向が互いに実質的に 反平行となるように、互いに近接して設けられる第1及 び第2の電源端子、を更に備えるものである。

【0011】この発明にかかる請求項2に記憶の半導体 パワーモジュールは、(a) 電力を制御する電力制御半 導体素子と、(b)前配電力制御半導体素子へ第1及び 第2の電源電位を伝達する電源増子と、を備え、前記電 源端子が、(b-1)実質的に板状の絶像体を有する偽 録シートと、(b-2)前配第1及び第2の電源電位を それぞれ伝達し、前配絶急シートの第1及び第2の主面 に沿ってそれぞれ取り付けられ、 実質的に板状の第1及 び第2の導電体と、を備えるものである。

【0012】この発明にかかる蔚求項3に配貸の半導体 パワーモジュールは、(a)電力を制御する電力制御半 導体案子と、(b)回路基板と、を傾え、前記回路基板 が、(b-1)板状の絶像体を有する基板卒体と、(b -2) 前記基板本体の主面に平行で互いに異なる第1及 び第2の面の中において、互いにその主要部同士が対向 する領域にそれぞれ形成され、前記電力制御半導体衰子 へそれぞれ第1及び第2の電源電位を伝達する、第1及 び第2の配線パターンと、を仰え、(c)前配第1及び 第2の配線パターンにそれぞれ接放される第1及び第2 の電源増子であって、前記第1及び第2の配熄パターン をそれぞれ流れる電源回流の方向が互いに実質的に反平 行となるように、互いに近接して設けられる第1及び第 2の電源超子、を更に備えるものである。

[0013]

【作用】この発明における半心体パワーモジュールで は、電力制御半草体發子へ第1及び第2の電源電位をそ れぞれ伝達する、第1及び第2の配熄パターンがその主 要部を互いに隣接するように基板本体の主面上に設けら れており、更にこれらの配憩パターンにそれぞれ接였さ れる第1及び第2の国源端子は、第1及び第2の配線パ ターンをそれぞれ流れる電源電流の方向が互いに実質的 に反平行になるように、互いに近接して設けられてい る。このため、第1の氫額端子から第1の配筒パター ン、電力制御半導体察子、第2の配線パターン及び第2 の電源端子へ至る電流の経路に寄生的に存するインダク タンスが低く抑えられる。その結果、電力制御半導体発 子の効作に伴って生じる前配経路を流れる電流の筋流的 な変功がもたらすサージ電圧が抑制される(簡求項 1).

【0014】この発明における半草体パワーモジュール では、電力制御半草体発子へ第1及び第2の電源電位を 伝達する電源端子が、実質的に板状の絶像シートを抉ん で形成される実質的に板状の第1及び第2の導電体を儲 えており、これら第1及び第2の導電体がそれぞれ第1 及び第2の電源電位を伝達する。このため、第1の導電 体から電力制御半導体系子を経て第2の導電体へ至る管 流の経路に寄生的に存するインダクタンスが低く抑えら れる。その結果、億力制御半導体素子の助作に伴って生 じる前記経路を流れる電流の断貌的な変励がもたらすサ ージ電圧が抑制される(簡求項2)。

50

【0015】この発明における半導体パワーモジュールでは、電力制御半導体察子へそれぞれ第1及び第2の電源電位を伝達する第1及び第2の配線パターンが、回路基板において互いにその主要部同士が対向する領域に形成され、更にこれらの配線パターンにそれぞれ接続される第1及び第2の電源端子は、第1及び第2の配線パターンをそれぞれ流れる電源電流の方向が互いに実質的に反平行になるように、互いに近接して設けられている。このため、第1の電源端子から第1の配線パターン、電力制御半導体察子、第2の配線パターン及び第2の電源が一番子へ至る電流の経路に寄生的に存するインダクタンスが低く抑えられる。その結果、電力制御半導体察子の場件に伴って生じる前記経路を流れる電流の筋流的な変場がもたらすサージ電圧が抑制される(請求項3)。

# 【実施例】 [実施例1.]

[0016]

【0017】回路110は、2つの回路部分120、130を有している。主回路120は、電力を制御し、かつ出力する回路部分である。2個の電源増子PS(P)、PS(N)には、それぞれ直流の高電位P及び低電位Nが外部電源(図示しない)より印加される。すなわち、これらの電源増子PS(P)、PS(N)を通して、外部電源より主回路120へ電力が供給される。主回路120は、6個の電力制御用の能動的な案子であるIGBT案子T1~T6を信えており、入力された電力をU、V、W相の3相に対応して制御し、これらの制御された電力を各々3個の出力端子OUT(U)、OUT(V)、OUT(W)を通して、装置100の外部へ出力する。

【0018】制御回路130は、IGBT素子T1~T6の助作を制御する回路部分である。制御回路130は6個の能助的な半導体素子IC1~IC6を備えている。これらの半導体素子IC1~IC6は、それぞれ信40号入力端子IN1~IN6へ外部より入力される入力信号VIN1~VIN6に応答して、IGBT素子T1~T6のゲートGへゲート電圧信号VG1~VG6を送出する。IGBT素子T1~T6は、これらのゲート電圧信号に応答して、コレクタCとエミッタEの間の電流の遮断及び接続を行う。

【0019】4個の独立した外部の直流電圧源(図示しない)を、高電位側(正)の電源端子VCC1~VCC4と、低電位側(負)の電源端子VEC1~VEC4の各1同士の対に接続することにより、これらの電源端子を介し 50

て半導体案子IC1~IC6へ直流電圧が供給される。 負の電源端子VEC1~VEC3は、IGBT案子T1~T 3のエミッタEと電気的に接続されており、負の電源増 子VEC4は、互いに共通電位であるIGBT章子T4~ T6のエミッタEに接続されている。

【0020】主回路120は相対的に大きい電流が流れる回路であり、大電流、及び大電流に伴う発熱に耐え得る回路設計が施される。一方、制御回路130は昼圧信号を処理する回路であるため、当該回路に流れる電流は微小である。このため、制御回路130では、大電流に相応した回路設計は要しない。

【0021】 <装置100の外限>図3は装置100の外限を示す斜視図である。装置100は合成樹脂等の漁 緑体で构成されるケース101を協えており、ケース1 01の上面には蓋102が設けられている。主回路12 0の増子103と、制御回路130の増子104が、ケース101の上面の外部に貸出している。

【0022】〈主回路120の回路衆子の配置〉図4 は、ケース101の所定の位置に収効された主回路の回 路基板121の平面図である。回路基板121は4倒の 回路基板卒体121a~121dをிえている。これら の回路基板本体121a~121dは、ケース101の 底面を构成する倒ペース122の上面に配置されてい る。回路基板本体121a及び121bの上には、IG BT索子T1~T6、これらの各々に付随する受励的な 回路泰子D1~D6、及び配線パターンが設けられてい る。配線パターンP (P)、P (N)、P (U)、P (V)、及びP(W)は、それぞれ高電位P、低電位 N、U相出力、V相出力、及びW相出力の配像パターン である。これらの配線パターンは、大風流が強温するの に十分な幅と厚さとを有している。各配線パターンは、 それぞれに描かれる斜線部分において、対応する恒源増 子PS (P)、PS (N)、出力增子OUT (U)、O UT (V)、OUT (W) にそれぞれ接続される。

【0023】回路基板本体121c、121dは、IGBT素了T1~T6と制御回路130との間を中湿する回路基板の本体部である。これらの回路基板本体上に形成された配線パターンにおいて、配線パターンP(E1)~P(E6)は各々IGBT素子T1~T6のエミッタEに接続されており、配線パターンP(G1)~P(G6)は各々IGBT素子T1~T6のゲートGに接続されている。IGBT素子T1~T6は、これらの案子の各1のコレクタCを流れる恒流(コレクタ恒流)の大きさを検出し、コレクタ電流に対応した電圧信号を送出する検出回路を備えている。配線パターンP(S1)~P(S6)は、各々IGBT案子T1~T6がிえる検出回路に接続されており、コレクタ電流の検出信号を伝達する。配線パターンP(EX)は、その他の信号を伝達する配線パターンである。

【0024】これらの配憩パターンは、それぞれに描か

れる斜線部分において、制御回路130へ接続される複数の事体ピン(後述する)の各1の一端に接続される。 すなわち、これらの配線パターンは、群体ピンを介して制御回路130に電気的に接続される。多数の事体ワイヤwによって、上述の案子同士、あるいは案子と配線パターンの間が資宜、電気的に接続されている。

【0025】回路基板本体121aに形成される配線パターンP(P)、P(N)は、IGBT奈子T1~T6に正及び負の電源電位を伝達するとともに電源電流を供給する配線パターンである。このため、配線パターンP 10(P)、P(N)には大きな電流が流れ、しかもこの電流はIGBT奈子T1~T6の助作に伴って、間欠的にかつ急速度で変励する。一般に回路を 行成する配線は、寄生的なインダクタンスを有しており、配線に大きな電流が流れしかも当該電流に急速度な変強があると、このインダクタンスのために、配線に高いサージ電圧が発生する。

【0026】この実施例の装置100では、大電流の急速度な間欠変勁を伴う配憩パターンP(P)、P(N)は、その大部分(主要部)が互いに辟接して回路基板本 20体121a上に形成されている。更に、配憩パターンP(P)、P(N)にそれぞれ接続される電源端子PS(P)、PS(N)も、互いに近接して設けられているので、配憩パターンP(P)、及びP(N)をそれぞれ流れる電源電流の方向は互いに略反平行となる。更に、電源端子PS(P)、及びPS(N)も上述のように互いに近接して設けられる。これらの結果、電源端子PS(P)から配憩パターンP(P)、IGBT案子T1~T6、配線パターンP(N)を経て、電源端子PS(N)へ至る経路に寄生的に発生するインダクタンスが 30低く抑えられるので、電流の変勁にともなってこれらの経路に発生するサージ電圧が低減される。

【0027】<制御回路130の回路森子の配置>図5 は、制御回路130の回路基板131の平面図である。 大電流に対応し得るように、制御回路130は発熱の大 きい主回路120とは別個の基板の上に展開されてい る。回路基板131の上には、能効的な半導体素子1C 1~1 C7、これらの各々に付随する各種の受動的な回 路衆子EL、及び配線パターンが設けられている。電気 的雑音による半導体衆子IC1~IC7の誤励作を防止 するために、これら半導体索子1C1~1C7の各1に 近接して、これらに付随する回路案子ELが配置されて いる。すなわち、回路基板131の主面は図5において 点線でその境界が描かれている複数のエリアに分割され ていて、各エリアA1~A7の中に半導体案子IC1~ IC7の各1とこれに付随する回路案子ELが配置され ている。なお、半導体衆子IC7は、半導体衆子IC1 ~ I C 6 とは異なる目的で設けられている。

【0028】回路基板131には配線パターンに接続されたスルーホールが設けられており、前述の導体ピンの 50

他の一端がこれらのスルーホールに接続されている。これらの場体ピンを介して、スルーホールTH(E1)~TH(E6)、TH(G1)~TH(G6)、TH(S1)~TH(S6)、TH(EX)は、各々前述の配線パターンP(E1)~P(E6)、P(G1)~P(G6)、P(S1)~P(S6)、P(EX)と接続されている。回路基板131には、配線パターンに接続され、更に前述の外部電源等に接続される増子104が設けられている。

【0029】回路基板121及び回路基板131上の回路案子は、これらの基板が後に図6において図示するように相互に上方と下方とに互いに対向して配置されたときに、半草体察子IC1~IC6の各1とこれに付随する回路案子ELとが、その制御対象であるIGBT察子T1~T6の各1とこれに付随する回路案子D1~D6の各1の路上方に位置するように配置される。例えば、回路基板131において半草体発子IC1とこれに付随する回路案子ELが配置されるエリアA1は、回路基板121におけるIGBT察子T1、回路察子D1などが存在する領域の略真上に位置するように設けられる。他のエリアA2~A7についても同様である。このことにより、回路基板121に展開される回路からの包気的線音に起因する半草体察子IC1~IC6の原動作を更に抑制することができる。

【0030】半導体線子IC7をも含めて半導体線子IC4~IC6の負の電源電位は、IGBT察子T4~T6の共通のエミッタ電位と同電位である。従って、エリアA4~A7の各1は、IGBT察子T4~T6の配置される領域全体の上方に相応する回路基板131上の領域に含まれておれば十分である。

【0031】 <装置100の断面构造>図6は装置100の正面断面図である。装置100をより小型化するために、回路基板131と回路基板121は、互いに装置100の上方と下方とに互いに対向して配置されている。上述のように複数の事体ピンPIによって、回路基板121上の回路と回路基板131上の回路とが電気的に適宜接線されている。回路基板本体121a~121 dはセラミックあるいは窒化アルミニウムで作られ、その底面は全面にわたって網絡によって覆われている。この網絡の表面を網ベース122の上面にハンダ付けすることにより、回路基板121は網ベース122に固定されている。回路基板121は網ベース122に固定されている。回路基板121の上面には配線パターンP(N)、P(W)等の配線パターンが形成されており、更にその上面にはIGBT素子T3、T6等の回路素子がハンダ付けされている。

【0032】装置100の底面を咯全面にわたって占める鋼ペース122は、主として放照を目的として設けられる。すなわち、鋼ペース122は、主回路120に発生する損失熱を装置100の外部へ放出し、主回路120及び制御回路130の温度の過度な上昇を防止する。

10

【0033】 登102はその本体が合成樹脂等の電気的な絶録体で构成され、その下面には略全面にわたって飼シート105が接着されている。 飼シート105は電源端子PS(N)と電気的に接続されており、電源端子PS(N)以外の端子103、及び端子104とは絶録されている。 すなわち、飼シート105の電位は、装置100の回路の安定電位である低電位Nと同じ電位に保たれている。 このため、飼シート105は電磁幅射雑音に対して遮茂の効果を奏する。 すなわち飼シート105は、電磁幅射雑音の侵入を抑制して制御回路130等の10誤動作を防止するとともに、主回路120等で発生する電磁幅射雑音が装置100の外部へ漏洩するのを抑制する

【0034】装置100を使用する際には、装置100に接続される外部電源その他の外部装置が、100に近接して設けられる。しかしながら、損失熱の大きい回路基板121が配置される装置100の底面には、前途の通り放熱設計が施されているために、外部装置は装置100の上面に設けられているのは、この理由による。増207103に接続される外部装置は特に強い電気的殺音の発生源であり、この電気的強音が制御回路130へ侵入して制御回路130の関助作を招くおそれがある。上述の蓋102に到シート105を設ける构成は、この電気的雑音の制御回路130への侵入を効果的に進茂する。

【0035】 [実施例2.] この発明の第2の実施例における半導体パワーモジュール200は、第1の実施例における装置100において更に、電源増子PS(P)、PS(N)をサージ電圧が発生しにくい构成としたものである。

【0036】〈主回路120の配線パターンの配置〉図7は装置200において、ケース101の所定の位置に収納された主回路の回路基板121の平面図である。装置200の回路110の主要部は、図2の観略回路図に示すとおりであり、装置100と同様である。回路基板121において配線パターンP(P)、P(N)は、装置100におけると同様に、相互に近接して回路基板121a上に形成されている。

【0037】図8は電源端子PS(P)、PS(N)と配線パターンP(P)、P(N)の接続部分を示す拡大 40部分平面図である。図8に示すように、電源端子PS(P)、及びPS(N)は共に、1つの電源端子PS(NP)に組み込まれている。外部電源端子EPS(NP)は、電源端子PS(NP)に電気的に接続される端子であり、外部電源と電源端子PS(NP)とを媒介する。

【0038】 <電源端子PS (NP) の約造>図1は図8におけるA-A線に沿った断面図である。電源端子PS (NP) において、板状の導体で将成される2つの電源端子PS (P)、PS (N)が、絶縁体の合成樹脂等 50

で构成される板状の絶像シートINS1を間に挟んで、 互いに近接して設けられている。電源増子PS(P)、 PS(N)は、配線パターンP(P)、P(N)にそれ ぞれ電気的に接続される。絶像シートINS1の厚さ は、例えば0.5㎜~1.5㎜である。このため、これ らの電源端子PS(P)及びPS(N)をそれぞれ流れ る電流は、絶像シートINS1を隠てて相互にほぼ密着 して流れ、しかもその流れる方向は互いに反平行であ る。その結果、電源増子PS(P)、配像パターンP (P)、IGBT素子T1~T6、配像パターンP (N)、及び電源端子PS(N)によって形成される怪 路に寄生的に発生するインダクタンスは、装配100に おけるよりも更に小さくなる。このため、装配200で は上述の経路に発生するサージ電圧が更に低減される。

【0039】電源端子PS (NP) には外部電源超子E PS(NP)が接続される。外部電源増子EPS(N P)も、インダクタンスを低く抑えるために、鼠源闖子 PS(NP)と同様に、板状の事体で构成される外部管 源端子EPS(P)、EPS(N)が、絶恐体の合成は 脂等で絹成される絶尽シートINS2を投んで、互いに 近接して設けられている。
絶尽シートINS2の尽さ は、絶録シートINS1と同様である。ケース101の 上面に埋設され、事体で幻成されるナット126、及び 27とによって、電源増子PS (NP) と外部電源増子 EPS (NP)とが挟着されている。 絶倒プッシング I NS3は、円筒状の絶恩体であり、ポルト127と恒源 端子PS (P)、PS (N)、及び外部回源端子EPS (P)、EPS (N)の間を電気的に絶急する。電源増 子PS(P)と外部電源端子EPS(P)とは、互いに 接触することにより電気的に接続されている。電源総子 PS(N)と外部電源増了EPS(N)とは、共に心体 であるナット126およびポルト127を介して回気的 に接続されている。以上の构成により、外部電源超子E PS (P) 及びEPS (N) を含めた前述の経路のイン ダクタンスは低く抑えられるので、この経路に発生する サージ電圧が低く抑えられる。

【0040】 <装置200の外頃>図9は装置200の外頃を示す斜視図である。装置200では、装置100において個別に設けられる電源増子PS(P)、PS(N)の代わりに、1つの電源増子PS(NP)が、ケース101の上面の外部にその一部を母出して、設けられている。なお、図9において外部電源増子EPS(NP)は図示を省略している。

【0041】 [実施例3.] 図10はこの発明の第3の 実施例における半導体パワーモジュール300の底面を 形成する銅ベース322、及びその上に設置され当該装 置300の回路が備える回路基板321の平面図であ る。装置300は、図2の假路回路図における主回路1 20に相当する回路を備えている。一方、制御回路13 0に相当する回路は設けられていない。図10における B-B断面に沿った断面図を図11に示す。図11は各 部品を分類して図示している。

【0042】回路基板321は7個の回路基板本体321a~321hを有している。各回路基板本体321a~321hは、セラミックあるいは窒化アルミニウムで作られ、その底面は咯全面にわたってそれぞれ網絡323a~323hで配われている(網絡323a、323b、323e、及び323hのみを図11に図示する)。網絡323a、323c~323hの表面を網ベ10~ス322の上面にハンダ付けすることにより、回路基板本体321a、323c~321hが網ベース322に固定されている。装置300の底面を咯全面にわたって占める網ベース322は、主として放為を目的として設けられる。すなわち、網ベース322は、装置300の回路に発生する損失急を装置300の外部へ放出し、回路の温度の過度な上昇を防止する。

【0043】回路基板本体321aの上面には、低電位 Nを保持する配線パターンP(N)、並びにU、V、W 各相の出力の配線パターンP(U)、P(V)、及びP(W)が形成されている。回路基板本体321bの上面には、高電位Pを保持する配線パターンP(P)、並びにU、V、W各相の出力の配線パターンP(U)、P(V)、及びP(W)にそれぞれ導体ワイヤWを介して電気的に接続される配線パターンP1(U)、P1(V)、及びP1(W)が形成されている。回路基板本体321c~321hのそれぞれの上面には、配線パターンP(G1)~P(G6)が形成されている。これらの配線パターンP(G1)~P(G6)は、それぞれIGBT寮子T1~T6のゲート電圧信号VG1~VG6を伝達する配線パターンである。

【0044】配線パターンP(P)の上面には、IGB T森子T1~T3、及び受効的な回路森子D1~D3が 設けられており、配線パターンP(U)、P(V)、及びP(W)の各1の上面には、それぞれIGBT森子T4~T6、及び回路森了D4~D6がハンダ付けにより 設置されている。各素子及び各配線パターンの間は乾体ワイヤwによって適宜気気的に接続されている。 網絡323bの表面を配線パターンP(P)の上面にハンダ付けすることにより、回路基板本体321bは回路基板本40体321aの上面に固定されている。

【0045】配線パターンP(P)、P(N)、P(U)、P(V)、P(W)、及びP(G1)~P(G6)には、装置300の外部とこれらの配線パターンとの間の電気的な接線を可能にする、電源増子PS(P)、PS(N)、出力端子OUT(U)、OUT(V)、OUT(W)、及び入力端子PS(G1)~PS(G6)がそれぞれ接線される。図10において斜線を施した部分において、これらの配線パターンと増子とが接線されている。

【0046】図12は装置300の外限斜視図である。 ケース301の底面に銅ペース322が設けられてい

る。ケース301の上面には上述の端子がその一部を外

12

部に母出している。

【0047】図13は装置300の回路を流れる主要な電流の経路を図示する説明図である。図に示すように、電源端子PS(P)から供給される電源電流は、配線パターンP(P)を経て、IGBT穿子T1~T3の各1に適時分岐し、分岐した電流の各1は配線パターンP1(U)、P1(V)、P1(W)の各1、配線パターンP(U)、P(V)、及びP(W)の各1を経て出力端子OUT(U)、OUT(V)、OUT(W)より外部へと流出する。 更に、出力端子OUT(U)、OUT(V)、OUT(W)、及びP(W)を経て、配線パターンP(U)、P(V)、及びP(W)を経て、配線パターンP(N)へ至って合流し、電源端子PS(N)へ戻る。

【0048】 これらの電流は、IGBT家子T1~T6 の勁作に伴って断線的に流れる。このため、上述の電流 の経路に寄生的に生じるインダクタンスが大きいと、上 述の経路において高いサージ国圧が発生し、このサージ **電圧が回路案子の頃別作及び破段をもたらす。しかしな** がら、この実施例の装置300では図10及び図11に 示したように、配憩パターンP(P)と配態パターンP (N)とが、回路基板本体321bを挟んで、互いにほ ば密着に近い形で散けられている。これらの配熄パター ンは、大半の部分(主要部)が互いに対向し合うような 領域に形成されている。回路基板本体321bの厚さ は、例えば0. 5 m~1. 5 mである。また、配憩パタ ーンP (P)、P (N) に接続される電源増子PS (P)、PS(N)は互いに近接して設けられている。 これらの結果、配線パターンP(P)と配線パターンP (N)を流れる壁流は、回路基板321bを隔てて相互 に近接して流れ、しかもその流れる方向は配急パターン P(P)、P(N)の主要部において互いに逆方向であ る。このために、電源増了PS(P)から電源端了PS (N) へ至る上述の経路に形成される寄生的なインダク タンスは低く抑えられている。その結果、当該経路に発 生するサージ電圧は低く抑えられ、回路紊子の誤励作及 び破線が防止される。

[0049]

【発明の効果】この発明の半導体パワーモジュールでは、電力制御半導体素子へ第1及び第2の電源電位をそれぞれ伝達する、第1及び第2の配線パターンがその主要部を互いに隣接するように基板本体の主面上に設けられており、更にこれらの配線パターンにそれぞれ接続される第1及び第2の電源端子は、第1及び第2の配線パターンをそれぞれ流れる電源電流の方向が互いに実質的に反平行になるように、互いに近接して設けられている。このため、第1の電源端子から第1の配線パター

ン、電力制御半導体案子、第2の配線パターン及び第2の電源端子へ至る電流の経路に寄生的に存するインダクタンスが低く抑えられる。その結果、この発明の装置では、電力制御半導体案子の動作に伴って生じる前記経路を流れる電流の断続的な変動がもたらすサージ電圧が抑制されるために、回路案子の誤動作及び破壊を防止し得る効果がある(請求項1)。

【0050】この発明における半導体パワーモジュールでは、電力制御半導体素子へ第1及び第2の電源電位を伝達する電源場子が、実質的に板状の絶縁シートを挟ん 10で形成される実質的に板状の第1及び第2の導電体を備えており、これら第1及び第2の導電体がそれぞれ第1及び第2の電源電位を伝達する。このため、第1の導電体から電力制御半導体素子を経て第2の導電体へ至る電流の経路に寄生的に存するインダクタンスが低く抑えられる。その結果、この発明の装置では、電力制御半導体素子の動作に伴って生じる前記経路を流れる電流の断続的な変動がもたらすサージ電圧が抑制されるために、回路素子の誤動作及び破壊を防止し得る効果がある(請求項2)。

【0051】この発明における半導体パワーモジュール では、電力制御半導体素子へそれぞれ第1及び第2の電 源電位を伝達する第1及び第2の配線パターンが、回路 基板において互いにその主要部同士が対向する領域に形 成され、更にこれらの配線パターンにそれぞれ接続され る第1及び第2の重源端子は、第1及び第2の配線パタ ーンをそれぞれ流れる電源電流の方向が互いに実質的に 反平行になるように、互いに近接して設けられている。 このため、第1の電源端子から第1の配線パターン、電 力制御半導体素子、第2の配線パターン及び第2の電源 30 端子へ至る電流の経路に寄生的に存するインダクタンス が低く抑えられる。その結果、この発明の装置では、電 力制御半導体素子の動作に伴って生じる前記経路を流れ る電流の断続的な変動がもたらすサージ電圧が抑制され るために、回路素子の誤動作及び破壊を防止し得る効果 がある(請求項3)。

### 【図面の簡単な説明】

【図1】この発明の第2の実施例における電源端子とその周辺部分の断面図である。

14

【図2】この発明の一実施例における装置の回路図である。

【図3】この発明の一実施例における装置の外観斜視図 である。

【図4】この発明の一実施例における主回路の回路基板 とその周辺部分の平面図である。

【図5】この発明の一実施例における制御回路の回路基板の平面図である。

【図6】この発明の一実施例における装置の正面断面図である。

【図7】この発明の第2の実施例における回路基板とその周辺部分の平面図である。

【図8】この発明の第2の実施例における電源端子と配 --線パターンの接続部分の拡大部分平面図である。

【図9】この発明の第2の実施例における装置の外観斜 視図である。

【図10】この発明の第3の実施例における回路基板と その周辺部分の平面図である。

【図11】図10のB-B線における断面図である。

20 【図12】この発明の第3の実施例における装置の外観 斜視図である。

【図13】この発明の第3の実施例における回路を流れる主要な電流の経路を示す説明図である。

【図14】従来の装置における回路部分の平面図である。

### 【符号の説明】

100 半導体パワーモジュール

200 半導体パワーモジュール

300 半導体パワーモジュール

121 回路基板

121a~121d 回路基板本体 (基板本体)

3.2.1 回路基板

321a~321h 回路基板本体(基板本体)

T1~T6 IGBT素子(電力制御半導体素子)


P(P)、P(N) 配線パターン

PS (P)、PS (N) 電源端子


PS(NP) 電源端子

INS1 絶縁シート


【図1】



【図2】




# 【図3】




100:半導体パワーモジュール

# 【図4】




121: 回路基板 1210~121d: 回路基板本体(基板本体)


[図5]




【図6】




【図7】




[図8]



[図9]



【図10】



(図11)







图12]



【図13】



【図14】



### 【手続補正書】

【提出日】平成5年3月30日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体索子と、
- (b) 回路基板と、

# を備え、

# 前記回路基板が、

- (b-1) 板状の絶縁体を有する基板木体と、
- (b-2) 前配基板本体の主面の1に、その主要部が互いに隣接して設けられ、前記電力制御半導体素子へそれぞれ第1及び第2の電源電位を伝達する第1及び第2の配線パターンと、

### を備え、

(c) 前記第1及び第2の配線パターンにそれぞれ接続 される第1及び第2の電源端子であって、前記第1及び 第2の配線パターンをそれぞれ流れる電源電流の方向が 互いに実質的に反平行となるように、互いに近接して設 けられる第1及び第2の電源端子、

を更に備える半導体パワーモジュール。

【請求項2】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体素子と、
- (b) 前記電力制御半導体素子へ第1及び第2の電源電位を伝達する電源端子と、

### を備え、

#### 前記電源端子が、

(b-1) 実質的に板状の絶縁体を有する絶縁シート と、

(b-2) 前記第1及び第2の電源電位をそれぞれ伝達 し、前記絶録シートの第1及び第2の主面に沿ってそれ ぞれ取り付けられ、実質的に板状<u>を成す</u>第1及び第2の 導電体であって、当該第1の導電体を流れる電源電流の 方向と、当該第2の導電体を流れる電源電流の が、互いに実質的に反平行となる第1及び第2の導電体 と、

を備える半導体パワーモジュール。

【請求項3】 半導体パワーモジュールであって、

- (a) 電力を制御する電力制御半導体案子と、
- (b) 回路基板と、

### を備え、

#### 前配回路基板が、

- (b-1) 板状の絶縁体を有する基板本体と、
- (b-2)前記基板本体の主面に平行で互いに異なる第 1及び第2の面の中において、互いにその主要部同士が 対向する領域にそれぞれ形成され、前記電力制御半導体 案子へそれぞれ第1及び第2の電源電位を伝達する、第 1及び第2の配線パターンと、

#### を備え、

(c) 前記第1及び第2の配線パターンにそれぞれ接続される第1及び第2の電源端子であって、前記第1及び第2の配線パターンをそれぞれ流れる電源電流の方向が互いに実質的に反平行となるように、互いに近接して設けられる第1及び第2の電源端子、

を更に備える半導体パワーモジュール。

【請求項4】 半導体パワーモジュールであって、

- (a)電力を制御する電力制御半導体素子と、
- (b) 前記電力制御半導体素子へ第1及び第2の電源電位を伝達する電源端子と、

### を備え、

# 前配電源端子が、

<u>(b-1) 実質的に板状の絶縁体を有する第1の絶縁シ</u>ートと、

(b-2) 前配第1及び第2の電源電位をそれぞれ伝達 し、前配第1の絶録シートの第1及び第2の主面に沿っ てそれぞれ取り付けられ、実質的に板状を成す第1及び 第2の導電体であって、当該第1の導電体を流れる電源 電流の方向と、当該第2の導電体を流れる電源電流の方向とが、互いに実質的に反平行となる第1及び第2の導電体と、

### を備え、

(c) 電気良導体を有する締結部材によって、前記電源 端子に締結された外部電源端子、

### を更に備え、

## 前記外部電源端子が、

(c-1) 実質的に板状の絶縁体を有する第2の絶縁シートと、

(c-2)前配第1及び第2の電源電位をそれぞれ伝達し、前配第2の絶縁シートの第3及び第4の主面に沿ってそれぞれ取り付けられ、実質的に板状を成す第3及び第4の導電体であって、当該第3の導電体を流れる電源電流の方向と、当該第4の導電体を流れる電源電流の方向とが、互いに実質的に反平行となる第3及び第4の導電体と、

### <u>を備え、</u>

前記電源端子と前記外部電源端子とが、前記第1の導電体と前記第3の導電体とが当接し合うように、前記締結部材によって締結され、前記第1の導電体と前記第3の導電体とは、前記締結部材によって互いに押圧付勢されて当接することにより、互いに電気的に接続され、前記第2の導電体は当該締結部材に押圧付勢されつつ当接し、前記第4の導電体は当該締結部材に押圧付勢されつつ当接し、前記第4の導電体と前記第4の導電体とは、前記締結部材を介して互いに電気的に結合された、

半導体パワーモジュール。

### 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

#### 【補正内容】

【0011】この発明にかかる請求項2に記載の半導体パワーモジュールは、(a)電力を制御する電力制御半導体素了と、(b)前記電力制御半導体素了へ第1及び第2の電源電位を伝達する電源端子と、を備え、前記電源端子が、(b-1)実質的に板状の絶縁体を有する絶縁シートと、(b-2)前記第1及び第2の電源電位をそれぞれ伝達し、前記絶縁シートの第1及び第2の主面に沿ってそれぞれ取り付けられ、実質的に板状を成す第1及び第2の導電体であって、当該第1の導電体を流れる電源電流の方向と、当該第2の導電体を流れる電源電流の方向とが、互いに実質的に反平行となる第1及び第2の導電体と、を備えるものである。

# 【手続補正3】

【補正対象書類名】明細書 【補正対象項目名】0012 【補正方法】変更

【補正内容】

【0012】この発明にかかる韶求項3に記憶の半導体 パワーモジュールは、(a)電力を制御する電力制御半 尊体素子と、(b)回路基板と、を備え、前配回路基板 が、(b-1) 板状の絶録体を有する基板本体と、(b 2)前記基板本体の主面に平行で互いに異なる第1及 び第2の面の中において、互いにその主要部同士が対向 する領域にそれぞれ形成され、前配電力制御半導体素子 へそれぞれ第1及び第2の電源電位を伝達する、第1及 び第2の配憩パターンと、を閊え、(c)前記第1及び 第2の配線パターンにそれぞれ接続される第1及び第2 の電源端子であって、前配第1及び第2の配線パターン をそれぞれ流れる電源電流の方向が互いに実質的に反平 行となるように、互いに近接して設けられる第1及び第 2の電源路子、を更に信えるものである。この発明にか (a) 電力を制御する電力制御半導体発子と、(b) 前 記録力制御半導体章子へ第1及び第2の電源量位を伝達 する電源端子と、を仰え、前配電源端子が、 (b-1) 実質的に板状の絶録体を有する第1の絶録シートと、 (b-2) 前記第1及び第2の電源位位をそれぞれ伝達 し、前記第1の絶急シートの第1及び第2の主面に沿っ てそれぞれ取り付けられ、実質的に板状を成す第1及び 第2のಫ電体であって、当該第1の導電体を流れる電源 電流の方向と、当該第2の導電体を流れる電源電流の方 向とが、互いに実質的に反平行となる第1及び第2の導 色体と、を仰え、(c) 色気良事体を有する締結部材に よって、前配電源増子に締結された外部電源増子、を更 に備え、前記外部電源増子が、(c-1) 実質的に板状 の絶録体を有する第2の絶録シートと、(c-2)前記 第1及び第2の電源電位をそれぞれ伝達し、前記第2の **絶録シートの第3及び第4の主面に沿ってそれぞれ取り** 付けられ、実質的に依状を成す第3及び第4の導質体で あって、当該第3の導館体を流れる電源電流の方向と、 当該第4の導電体を流れる電源電流の方向とが、互いに 実質的に反平行となる第<u>3及び第4の導</u>電体と、を閉 え、前記電源端子と前記外部電源端子とが、前記第1の **草電体と前記第3の草電体とが当接し合うように、前記** 締結部材によって締結され、前配第1の導電体と前配第 3の羽竜体とは、前配締結部材によって互いに押圧付勢 されて当接することにより、互いに電気的に接続され、 前配第2の導量体は当該締結部材に押圧付勞されつつ当 接し、前記第4の導電体は当該締結部材に押圧付勞され つつ当接し、前配第2の導電体と前配第4の導電体と は、前配締結部材を介して互いに電気的に結合された、 半導体パワーモジュール。

【手統補正4】 【補正対象督顯名】明細督 【ね正対象項目名】0014 【ね正方法】変更 【結正内容】 【0014】この発明における半導体パワーモジュールでは、億力制御半事体条子へ第1及び第2の電源電位を伝達する電源端子が、実質的に板状の絶微シートを挟んで形成される実質的に板状の第1及び第2の導電体を備えており、これら第1及び第2の導電体がそれぞれ第1及び第2の電源電位を伝達する。しかも、これらの事団体を流れる電源電流の向きは、互いに実質反平行である。このため、第1の導電体から電力制御半導体察子を経て第2の導電体へ至る電流の経路に寄生的に存するインダクタンスが低く抑えられる。その結果、電力制御半草体紊子の助作に伴って生じる前記経路を流れる電流の筋統的な変功がもたらすサージ包圧が抑制される(協求理2)。

【手였捣正5】 【為正対象查顯名】明细查 【論正対象項目名】0015 【油正方法】変更 【補正内容】

【0015】この発明における半草体パワーモジュール では、 ⑤力制御半導体章子へそれぞれ第1及び第2の 🖟 源風位を伝達する第1及び第2の配急パターンが、回路 基板において互いにその主要部同士が対向する領域に形 成され、更にこれらの配線パターンにそれぞれ接線され る第1及び第2の匈額増子は、第1及び第2の配換パタ ーンをそれぞれ流れる電源電流の方向が互いに臭質的に 反平行になるように、互いに近接して設けられている。 このため、第1の質源端子から第1の配線パターン、電 力制御半導体素子、第2の配線パターン及び第2の電源 蛸子へ至る᠖流の経路に寄生的に存するインダクタンス が低く抑えられる。その結果、国力制御半導体祭子の助 作に伴って生じる前記経路を流れる電流の断旋的な変励 がもたらすサージ電圧が抑制される(蔚求項3)。この: 発明における半導体パワーモジュールでは、電力制御半 事件案子へ第1及び第2の電源電位を伝達する電源電子 が、実質的に板状の絶録シートを挟んで形成される実質 的に板状の第1及び第2の草質体を備えており、これら 第1及び第2の導電体がそれぞれ第1及び第2の電源電 位を伝達する。しかも、これらの導体を流れる電源電流 の向きは、互いに実質反平行である。外部電源と電源営 子との間を媒介する外部電源端子も同様の构造を存す る。このため、外部電源増子の第3の草電体から電力制 御半導体案子を経て第4の導館体へ至る電流の経路に寄 生的に存するインダクタンスが低く抑えられる。 その活 果、電力制御半草体素子の助作に伴って生じる前配経路 を流れる電流の断続的な変勁がもたらすサージ電圧が抑 制される。しかも外部電源端子と電源端子とは締結部材 によって簡単に接続される。また、第1の導管体と第3 の草質体とが当接し合い、第2の草質体と第4の草質体 とは締結部材を介して結合するので、電源増子と外部電 源端子との間の接続部分におけるインダクタンスも低く

抑えられる(蔚求項4)。

【手烷補正6】

【檔正対象魯穎名】明烟春

【福正对象項目名】0039

【補正方法】変更

【档正内容】

【0039】電源増子PS (NP) には外部電源増子E PS (NP) が接続される。外部電源増子EPS (N P) も、インダクタンスを低く抑えるために、 電源端子 PS (NP) と同様に、板状の事体で构成される外部管 源端子EPS (P)、EPS (N)が、絶録体の合成端 脂等で构成される絶急シートINS2を挟んで、互いに 近接して設けられている。 絶録シートINS 2の厚さ は、絶縁シートINS1と同様である。ケース101の 上面に埋設され、穏体で构成されるナット126、及び 27とによって、電源均子PS (NP) と外部電源端子 EPS (NP) とが校宕されている。 絶録プッシング I NS3は、円筒状の絶録体であり、ポルト127と園頂 蛸子PS (P)、PS (N)、及び外部電源蛸子EPS (P)、EPS (N)の間を電気的に絶信する。 電源的 子PS(N)と外部電源増子EPS(N)とは、互いに 接触することにより電気的に接続されている。電源端子 PS(P)と外部電源館子EPS(P)とは、共に草体 であるナット126およびポルト127を介して電気的 に接続されている。以上の构成により、外部電源端子E PS (P) 及びEPS (N) を含めた前述の経路のイン ダクタンスは低く抑えられるので、この経路に発生する サージ電圧が低く抑えられる。

【手燒補正7】

【荷正对象曹顯名】明腳昏

【檔正対象項目名】0046

【辯正方法】変更

【辯正内容】

【0046】図12は装置300の外環斜視図である。ケース301の底面に倒ペース322が設けられている。ケース301の上面には上述の端子がその一部を外部に厚出している。電源端子PS(P)、PS(N)は、図1に示したように、電源端子PS(NP)として一体に形成されている。電源端子PS(NP)には、ボルト127を介して、外部電源端子EPS(NP)に接続されている。

【手貌梯正8】

【福正对象曹顯名】明細音

【构正对象項目名】0050

【描正方法】変更

【档正内容】

【0050】この発明における半導体パワーモジュールでは、電力制御半導体験子へ第1及び第2の電源電位を 伝達する電源端子が、実質的に板状の絶慮シートを挟ん で形成される実質的に板状の第1及び第2の導図体を借えており、これら第1及び第2の専団体がそれぞれ第1及び第2の電源電位を伝達する。 しかも、これらの専団体を流れる電源電流の向きは、互いに実質反平行である。このため、第1の導図体から電力制御半導体系子を優て第2の事団体へ至る回流の優路に寄生的に存するインダクタンスが低く抑えられる。その結果、この発明の装置では、電力制御半導体系子の動作に佇って生じる前記経路を流れる電流の断続的な変励がもたらすサージ口圧が抑制されるために、回路系子の誤動作及び破寝を防止し得る効果がある(簡求項2)。

【手旋補正9】

【補正対象會類名】明細合

【補正対象項目名】00.5.1

【益正方法】変更

【補正内容】

【0051】この発明における半心体パワーモジュール では、電力制御半事体系子へそれぞれ第1及び第2の管 源電位を伝達する第1及び第2の配億パターンが、回路 基板において互いにその主要部同士が対向する領域に形 成され、叉にこれらの配筒パターンにそれぞれ接였され る第1及び第2の電源端子は、第1及び第2の配急パタ ーンをそれぞれ流れる電源電流の方向が互いに築質的に 反平行になるように、互いに近接して設けられている。 このため、第1の電源増子から第1の配筒パターン、① 力制御半導体素子、第2の配線パターン及び第2の景源 端子へ至る電流の経路に寄生的に存するインダクタンス が低く抑えられる。その結果、この発明の装置では、貸 力制御半導体森子の助作に伴って生じる前記経路を流れ る電流の断続的な変功がもたらすサージ包圧が抑制され るために、回路泰子の誤励作及び破壕を防止し得る効果 がある(韶求項3)。この発明における半心体パワーモ ジュールでは、電力制御半導体系子へ第1及び第2の日 **源電位を伝達する電源端子が、実質的に板状の絶戀シー** トを挟んで形成される実質的に板状の第1及び第2の以 電体を備えており、これら第1及び第2の単位体がそれ ぞれ第1及び第2の電源国位を伝送する。しかも、これ らの導体を流れる電源電流の向きは、互いに実質反平行 である。外部電源と電源端子との間を媒介する外部電源 端子も同様の构造を有する。このため、外部電源総子の 第3の導電体から電力制御半導体寮子を降て第4の導電 体へ至る電流の経路に寄生的に存するインダクタンスが 低く抑えられる。その結果、電力制御半導体発子の動作 に伴って生じる前配経路を流れる電流の所流的な変励が もたらすサージ電圧が抑制されるので、回路録子の誤跡 作および破壊を防止し得る効果がある。しかも締結部材 が用いられるので、外部電源端子と電源端子とは容易に 接院し得る効果がある。更に、第1の草管体と第3の草 **電体とが当接し合い、第2の導電体と第4の導電体とは** 締結部材を介して結合するので、電源趙子と外部電源総


# 子との間の接続部分におけるインダクタンスも低く抑え られる効果がある(請求項4)。

【手続補正10】

【補正対象書類名】図面


【補正対象項目名】図1 【補正方法】変更 【補正内容】 [図1]

> 1210:回路盖板本体(基板本体) P(P)、P(N):配線パターン PS(P)、PS(N)、PS(NP):電源増子 INS1:他級シート




【手統補正11】 【補正対象書類名】図面 【補正対象項目名】図3

【補正方法】変更 【補正内容】 【図3】



100:半導体パワーモジュール

【手続補正12】 【補正対象書類名】図面 【補正対象項目名】図8 【補正方法】変更 【補正内容】 【図8】



322

フロントページの続き

(72)発明者 大島 征一 福岡市西区今宿東一丁目1番1号 三菱電 機株式会社福岡製作所内